> 产品
晨熙家族

简介

高云半导体 GW2A 系列 FPGA 产品是高云半导体晨熙家族第一代产品, 内部资源丰富,具有高性能的 DSP 资源,高速 LVDS 接口以及丰富的 BSRAM 存储器资源,这些内嵌的资源搭配精简的 FPGA 架构以及 55nm 工艺使 GW2A 系列 FPGA 产品适用于高速低成本的应用场合。

高云半导体提供面向市场自主研发的新一代 FPGA 硬件开发环境,支持 GW2A 系列 FPGA 产品,能够完成 FPGA 综合、布局、布线、产生数据流 文件及下载等一站式工作。




主要特性

      低功耗

   55nm SRAM 工艺

   核电压:1.0V

   支持时钟动态打开/关闭

      支持多种I/O 电平标准

   LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, II, SSTL15; HSTL18 I, II, HSTL15 I; PCI, LVDS25, RSDS, LVDS25E, BLVDSE MLVDSE, LVPECLE, RSDSE

   提供输入信号去迟滞选项

   支持4mA、8mA、16mA、24mA 等驱动能力

   提供输出信号Slew Rate 选项

   提供输出信号驱动电流选项

   对每个I/O 提供独立的Bus Keeper、上拉/下拉电阻及Open Drain 输出选项

   支持热插拔

      高性能 DSP 模块

   高性能数字信号处理能力

   支持9 x 9,18 x 18,36 x 36bit 的乘法运算和54bit 累加器

   支持多个乘法器级联

   支持寄存器流水线和旁路功能

   预加运算实现滤波器功能

   支持桶形移位寄存器

      丰富的基本逻辑单元

   4 输入LUT(LUT4)

   双沿触发器

   支持移位寄存器和分布式存储器

      支持多种模式的静态随机存储器

   支持双端口、单端口以及伪双端口模式

   支持字节写使能

      灵活的PLL+DLL 资源

   实现时钟的倍频、分频和相移

   全局时钟网络资源

      编程配置模式

   支持JTAG 配置模式

   支持4 种GowinCONFIG 配置模式:SSPI、MSPI、CPU、SERIAL

   支持数据流文件加密和安全位设置





器件架构









CLU架构




输入输出架构





输入输出标准



 



器件

GW2A-18

GW2AR-18

GW2A-55

逻辑单元(LUT4)

20,736

20,736

54,720

寄存器(FF)

15,552

15,552

41,040

分布式静态随机存储器
(S-SRAM)-bits

41,472

41,472

109,440

块状静态随机存储器
(B-SRAM)-bits

828K

828K

2,520K

块状静态随机存储器数目
B-SRAM(个)

46

46

140

乘法器(18 x 18 Multiplier)

48

48

40

锁相环(PLLs+DLLs)

4+4

4+4

6+4

I/O Bank 总数

8

8

8

最多用户I/O

317

117

495

核电压

1.0V

1.0V

1.0V

封装

间距(mm)

尺寸(mm2)

GW2A-18

GW2AR-18

GW2A-55

QN88

0.4

10 x 10

-

117

-

LQ144

0.5

20 x 20

117

117

-

PG256

1.0

17 x 17

204

-

-

PG484

1.0

23 x 23

317

-

317

PG672

1.0

27 x 27

384

-

384

PG1156

1.0

35 x 35

-

-

495

例程文件


      GW2A_Mini开发板Demo

      GW2A_Mini开发板演示例程



开发板工程文件


      Gerber工程文件

      PCB工程文件



应用手册


      GW2A_Mini开发板用户指南

      gw2a_Mini开发板BOM表(PDF)

      GW2A_mini开发板BOM表(EXCEL)

      GW2A_Mini开发板SCH