> 产品
小蜜蜂家族

简介

低功耗、低成本、瞬时启动、高安全性的非易失性FPGA。

高云半导体GW1N系列FPGA产品是高云半导体小蜜蜂(LittleBee)家族第一代产品,具有低功耗、瞬时启动、低成本、非易失性、高安全性、封装类型丰富、使用方便灵活等特点。




主要特性

      优化的FPGA架构

   55nm嵌入式Flash+SRAM制造工艺

   密度涵盖1K到9K逻辑单元

   内嵌96Kbits到1,792Kbits的用户Flash(闪存)模块,可擦写1万次

   内嵌DSP模块

   内嵌PLL模块、DLL模块

   很高的I/O逻辑比

      丰富的可配置逻辑单元

   标准的4输入查找表结构(LUT4)

   内含进位链逻辑

   LUT4可配置为移位寄存器和分布式存储器

   双沿触发器结构,可提升时序和工作性能

      丰富的存储器模块

   内嵌72Kbits至128 Kbits块状RAM(B- SRAM)

  可配置为双端口RAM、 伪双口RAM、单端口 RAM、FIFO及ROM 模式

  支持字节使能、校验 位

  支持混合时钟操作

   一个块是18Kbits, 速率可达190MHz

      高性能的DSP模块

   内嵌18x18的乘法算和54bit累加器

   支持多个乘法器级联

   支持寄存器流水线和旁路功能

   支持预加运算实现滤波器功能

   支持桶形移位寄存器

      灵活的供电模式

   可根据需要选择不同的内核电压供电版本

  LV版本芯片:内核电压脚(Vcc) 接1.2V

  UV版本芯片:内置LDO,内核电压脚(Vcc)可接1.8V、2.5V或3.3V

注:GW1N-1器件不支持UV版本。

   VCCO支持1.2V/1.5V/1.8V/2.5V/3.3V

      多种降低功耗的方法

   支持时钟关闭功能以降低功耗

   支持动态PLL打开/关断以降低功耗

      非易失性

   内嵌配置用Flash,无需外置配置芯片

   安全性高,可有效防止恶意抄袭FPGA设计

   毫秒级配置启动时间

   支持自启动Auto boot模式

   配合外部SPI Flash还可实现dual boot安全模式

      灵活的I/O模块

   支持多种I/O电平标准

  LVCMOS 33/25/18/15/12

  LVTTL

  SSTL33/25/18 I, II, SSTL15

  HSTL18 I, II, HSTL15 I

  PCI

  LVDS, RSDS, LVDS25E, BLVDSE, MLVDSE, LVPECLE, RSDSE

   LVDS速率可达950Mbps

   支持模拟的MIPI D-PHY接口

   驱动能力可选择,引脚最大驱动力能达24mA

   支持热插拔功能

   支持输出信号Slew Rate选项,可改善信号完整性

      丰富的时钟资源

   多达8个全局时钟

   有两个高速边沿时钟,可用于高速I/O接口

   最多内嵌有2个PLL模块和3个DLL模块

   PLL的时钟输入输出范围为3MHz-450MHz

   片内晶振可开放给用户使用,2.5MHz到125MHz, 精度达到+/-5%

      编程、配置模式多样灵活

   可通过JTAG接口或SPI 接口编程和配置

   支持多达6种配置模式:AUTO BOOT、SSPI、MSPI、CPU、SERIAL、DUAL BOOT




器件架构

GW1N系列采用业界领先的台积电(TSMC)的55nm嵌入式Flash+SRAM工艺制造。整个系列的器件内部架构基本类似,除逻辑门阵列之外,还内置了丰富的块状RAM、用户Flash资源。除GW1N-1之外,其它4个器件都还内置了PLL资源和丰富的DSP模块。



注:PLL、DLL和DSP在GW1N-2、GW1N-4、GW1N-6、GW1N-9支持,GW1N-1不支持 


CFU结构

CFU是可配置功能单元的简称,一个CFU包含四个CLS(可配置逻辑片),CLS0-CLS2均含有2个LUT4,2个DFF,CLS3仅含2个LUT4。CFU可以配置成查找表逻辑功能,可以用作算术逻辑,也可以配置成分布式RAM或只读存储器ROM。

LUT4可以级联成:LUT5, LUT6, LUT7, LUT8。结合进位链,查找表可配置成算术逻辑模式(ALU),用作实现以下功能:计数器、比较器,比较器以及乘法器。

GW1N-6 器件和GW1N-9器件支持分布式RAM模式(S-SRAM)或ROM模式。每个LUT4可以配置为16x1位的分布式静态存储器或ROM,ROM的数据在软件编程时可载入。





PLL结构

内置的PLL性能如下:

      输入频率范围:3MHz-450MHz

      VCO震荡频率范围:400MHz-900MHz

      输出频率范围:3MHz-450MHz支持动态选择功能





I/O结构

GW1N系列的所有器件都包含4个I/O Bank,每个I/O Bank由众多输入输出模块IOB组成,每个IOB单元包含了两个IO管脚(标记为A和B) ,它们可以配置成一组差分信号对也可以作为单端信号分别配置。




片上用户Flash

在GW1N系列的FPGA产品中都内嵌了用户可用的非易失性闪存(User Flash)。其特性如下所示:

     寿命可达10,000 次

     超过10 年的数据保存能力

     页擦除能力:每页2,048 字节

     快速页擦除/字编程操作

     工作速度:25ns(最长时间)

     字编程时间:16μs(最长时间)

     页擦除时间:120ms(最长时间)




B-SRAM存储器

GW1N系列内嵌了丰富的静态随机存储器资源。每个B-SRAM可配置最高18Kbits存储容量。提供5种操作模式:单端口模式、双端口模式、伪双端口模式、FIFO模式、ROM模式。时钟频率可达到190MHz,在Read-before-Write模式下是110MHz。支持混合时钟操作,支持混合数据宽度操作,在双字节以上的数据宽度可做字节操作,支持异步复位,支持正常读写、先读后写、通写等模式。 

 

双口SRAM 伪双口SRAM 单口SRAM FIFO
16Kx1 16Kx1 16Kx1 16Kx1
8Kx2 8Kx2 8Kx2 8Kx2
4Kx4 4Kx4 4Kx4 4Kx4
2Kx9 2Kx9 2Kx9 2Kx9
1Kx18 1Kx18 1Kx18 1Kx18
- 512x36 512x36 512x36



DSP模块

除GW1N-1以外,均内嵌了DSP模块。每个DSP包含两个宏单元,每个宏单元包含两个前加器,两个18位的乘法器以及一个3输入的算术逻辑运算单元(ALU)。 高云的DSP支持下列功能:

      3种宽度的有符号及无符号乘法器:9-bit,18-bit,36-bit

     乘法器和累加器MAC,桶形移位器(Barrel Shifter)

     多个乘法器可以级联以增加数据宽度

     运算可以自动取正

     通过反馈信号可以做自适应滤波

     所有寄存器可以选择被旁路




单芯片瞬时上电

不需要外置的配置芯片,配置用的Flash的管芯(Die)是集成在FPGA的管芯(Die)中的。可在上电之后几个毫秒内完成配置。




单电源供电

UV版本芯片内置LDO,VCC可以接受3.3V/2.5V/1.8V供电。如果I/O也是3.3V/2.5V,则可实现单电源供电。






高加密性

三重加密:

     无外部配置数据流,配置数据流不易被截取;

     集成在FPGA的Die内部,55nm TSMC SRAM +Flash先进工艺,不易被反向设计;

     加强的安全位加密方法。




小封装

有小至2.4x2.3mm的封装,可广泛应用于消费类电子及对芯片尺寸有严格要求的地方。






器件

GW1N-1

GW1N-2

GW1N-4

GW1N-6

GW1N-9

逻辑单元(LUT)

1,152

2,304

4,608

6,912

8,640

寄存器(FF)

864

1,728

3,456

5,184

6,480

分布式静态随机存储器
S-SRAM(bits)

0

0

0

13,824

17,280

块状静态随机存储器
B-SRAM(bits)

72K

180K

180K

468K

468K

块状静态随机存储器数目
B-SRAM(个)

4

10

10

26

26

用户闪存-bits

96K

256K

256K

608K

608K

乘法器(18x18 Multiplier)

0

16

16

20

20

锁相环(PLLs+DLLs)

1+0

2+2

2+2

2+3

2+3

I/O Bank 总数

4

4

4

4

4

最多用户 I/O

121

205

205

273

273

核电压(LV 版本)

1.2V

1.2V

1.2V

1.2V

1.2V

核电压(UV 版本)

-

1.8/2.5/3.3V

1.8/2.5/3.3V

1.8/2.5/3.3V

1.8/2.5/3.3V

封装

间距

(mm)

尺寸

(mm2)

GW1N-1

GW1N-2

GW1N-4

GW1N-6

GW1N-9

CS30: WLCSP

0.4

2.4x2.3

23

-

-

-

-

CS72: WLCSP

0.4

3.6x3.3

-

57

57

-

-

QN32: QFN

0.5

5x5

25

23

23

-

-

QN48: QFN

0.4

6x6

40

40

40

-

40

QN88: QFN

0.4

10x10

-

69

69

-

69

MG160: MBGA

0.5

8x8

121

129

129

129

129

PG204: PBGA

1.0

17x17

121

-

-

-

-

PG256: PBGA

1.0

17x17

-

205

205

205

205

UG332: UBGA

0.8

17x17

-

-

-

273

273

LQ100: LQFP

0.5

14x14

79

79

79

-

-

LQ144: LQFP

0.5

20x20

118

118

118

118

118


封装兼容性请查阅数据手册




器件

GW1NR-4

GW1NR-6

GW1NR-9

逻辑单元(LUT)

4,608

6,912

8,640

寄存器(FF)

3,456

5,184

6,480

分布式静态随机存储器
S-SRAM(bits)

0

13,824

17,280

块状静态随机存储器
B-SRAM(bits)

180K

468K

468K

块状静态随机存储器数目
B-SRAM(个)

10

26

26

用户闪存-bits

256K

608K

608K

SDRAM(bits)

64M

-

-

乘法器(18x18 Multiplier)

16

20

20

锁相环(PLLs+DLLs)

2+2

2+3

2+3

I/O Bank 总数

4

4

4

最多用户 I/O

205

273

273

核电压(LV 版本)

1.2V

1.2V

1.2V

核电压(UV 版本)

1.8/2.5/3.3V

1.8/2.5/3.3V

1.8/2.5/3.3V

封装

间距

(mm)

尺寸

(mm2)

GW1NR-4

GW1NR-6

GW1NR-9

QN88:QFN

0.4

10x10

69

-

69






开发套件


      DK-ENTRY-GW1N1


例程文件


      开发板Demo

      开发板演示例程.pdf



开发板工程文件


      Gerber工程文件

      PCB工程文件



应用手册


      GW1N系列FPGA产品入门级开发板用户手册.pdf

      开发板原理图

      开发板BOM表(PDF)

      开发板BOM表(EXCEL)